[riscv-isa-sim.git] / riscv / insns / cvt_d_w.h

require_fp;
FRC = i32_to_f64(FRA);
set_fp_exceptions;