cpu: o3: single cycle default div microop latency on x86
authorNilay Vaish <nilay@cs.wisc.edu>
Thu, 30 Apr 2015 03:35:22 +0000 (22:35 -0500)
committerNilay Vaish <nilay@cs.wisc.edu>
Thu, 30 Apr 2015 03:35:22 +0000 (22:35 -0500)
commit0dbd696aaef47205c1430b53841423c7d25455ed
treeeada915ea9c506520042b57a1d011ec3fe18a149
parentee06fed656d404c19c68c838df1dc8dbba37ec80
cpu: o3: single cycle default div microop latency on x86

This patch sets the default latency of the division microop to a single cycle
on x86.  This is because the division instructions DIV and IDIV have been
implemented as loops of div microops, where each microop computes a single bit
of the quotient.
src/cpu/o3/FuncUnitConfig.py