Merge pull request #4 from alanvgreen/nx_clkdiv

clkdiv: added clkdiv

clkdiv: added clkdiv

This change allows arbitrary divider values to be used for the 6MHz FTDI
SPI/JTAG clock.

I find that, on the Lattice NX Evaluation Board, the FTDI clock divider
needs to be set to a value of 3 or higher in order to program the flash
rom. This may be because the board uses an ES (Early Silicon/Engineering
Sample) CrossLink/NX-40. I see similar behavior with the Radiant
programmer where a divisor of 2 or higher is needed.

With a slower clock divider, ecpprog is also able to verify programmed
flash rom content.

update help screen

read/check: fix total bytes

remove reading extended device ID

nx: Add support for NX IDCODEs

updated readme

progress output on read/write. Add SR2 readout

tidy up code

intial loading bitstream logic works

shift out bytes instead of bits, when possible

add readme

move project into folder

cleanup warnings and errors

flash functions soould now operate correctly

update jtag_shift

cleanup of un-used code

fix issue with missing data

Fix clock divider

more speedups

some more jtag speedups

speed up jtag xfers

slight speedup to jtag-tap

fix flag decoding

update program name

add readout of status register

remove some ice40 specifics

update copyright

update to background spi entry

add idcode readout

add jtag_tap logic from luna

initial commit, start with iceprog as a base