back.pysim: implement "sync processes", like migen.sim generators.
[nmigen.git] / examples /
drwxr-xr-x   ..
-rw-r--r-- 926 alu.py
-rw-r--r-- 1555 alu_hier.py
-rw-r--r-- 570 arst.py
-rw-r--r-- 301 cdc.py
-rw-r--r-- 682 clkdiv.py
-rw-r--r-- 932 ctrl.py
-rw-r--r-- 909 pmux.py