interconnect/wishbone: increase WB address width to 31
[litex.git] / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 11865 test_axi.py
-rw-r--r-- 40208 test_axi_lite.py
-rw-r--r-- 724 test_bitbang.py
-rw-r--r-- 2758 test_clock.py
-rw-r--r-- 13962 test_code_8b10b.py
-rw-r--r-- 4356 test_csr.py
-rw-r--r-- 3619 test_ecc.py
-rw-r--r-- 2981 test_emif.py
-rw-r--r-- 1689 test_gearbox.py
-rw-r--r-- 372 test_i2s.py
-rw-r--r-- 832 test_icap.py
-rw-r--r-- 4859 test_packet.py
-rw-r--r-- 3124 test_prbs.py
-rw-r--r-- 3209 test_spi.py
-rw-r--r-- 392 test_spi_opi.py
-rw-r--r-- 1490 test_stream.py
-rw-r--r-- 6507 test_targets.py
-rw-r--r-- 2325 test_wishbone.py