cores: add simple and minimal hardware SPI Master with CPOL=0, CPHA=0 and build time...
[litex.git] / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 11665 test_axi.py
-rw-r--r-- 724 test_bitbang.py
-rw-r--r-- 13962 test_code_8b10b.py
-rw-r--r-- 3085 test_csr.py
-rw-r--r-- 1689 test_gearbox.py
-rw-r--r-- 3124 test_prbs.py
-rw-r--r-- 400 test_spi.py
-rw-r--r-- 5682 test_targets.py