add Makefile to generate Cam.v verilog
-rw-r--r-- 41 .gitignore
drwxr-xr-x - TLB
drwxr-xr-x - TestUtil