cpu-o3: convert lsq_unit to new style stats
authorEmily Brickey <esbrickey@ucdavis.edu>
Tue, 25 Aug 2020 16:39:48 +0000 (09:39 -0700)
committerJason Lowe-Power <power.jg@gmail.com>
Wed, 9 Sep 2020 14:37:37 +0000 (14:37 +0000)
Removes unused stats: invAddrLoads, invAddrSwpfs, lsqBlockedLoads

Change-Id: Icd7fc6d8a040f4a1f9b190409b7cdb0a57fd68cf
Reviewed-on: https://gem5-review.googlesource.com/c/public/gem5/+/33394
Reviewed-by: Jason Lowe-Power <power.jg@gmail.com>
Maintainer: Jason Lowe-Power <power.jg@gmail.com>
Tested-by: kokoro <noreply+kokoro@google.com>
src/cpu/o3/iew_impl.hh
src/cpu/o3/lsq.hh
src/cpu/o3/lsq_impl.hh
src/cpu/o3/lsq_unit.hh
src/cpu/o3/lsq_unit_impl.hh

index 9a04fe6624a7b142b13b36f39a4d137048cc9f74..497c5321b61820e31f9775d6fbea589f7a11a034 100644 (file)
@@ -146,7 +146,6 @@ DefaultIEW<Impl>::regStats()
     using namespace Stats;
 
     instQueue.regStats();
-    ldstQueue.regStats();
 
     iewIdleCycles
         .name(name() + ".iewIdleCycles")
index 35c28739e517a29b5680c89b7d948b552671a0ef..bc5e154f0282c003c4c1d5c26319fc910771fb12 100644 (file)
@@ -856,9 +856,6 @@ class LSQ
     /** Returns the name of the LSQ. */
     std::string name() const;
 
-    /** Registers statistics of each LSQ unit. */
-    void regStats();
-
     /** Sets the pointer to the list of active threads. */
     void setActiveThreads(std::list<ThreadID> *at_ptr);
 
index a535dcc89c955868e6e3417bb01f662c874a4cc8..7657b23e93bd91b08c96551056b36834579f7532 100644 (file)
@@ -116,16 +116,6 @@ LSQ<Impl>::name() const
     return iewStage->name() + ".lsq";
 }
 
-template<class Impl>
-void
-LSQ<Impl>::regStats()
-{
-    //Initialize LSQs
-    for (ThreadID tid = 0; tid < numThreads; tid++) {
-        thread[tid].regStats();
-    }
-}
-
 template<class Impl>
 void
 LSQ<Impl>::setActiveThreads(list<ThreadID> *at_ptr)
index 70995d61f71456eb6468edb0cea89f064fcd9cae..3d6e3f0c2f2359d1f4721a92e8fc4cb624705c5a 100644 (file)
@@ -45,6 +45,7 @@
 #include <algorithm>
 #include <cstring>
 #include <map>
+#include <memory>
 #include <queue>
 
 #include "arch/generic/debugfaults.hh"
@@ -225,7 +226,10 @@ class LSQUnit
      * contructor is deleted explicitly. However, STL vector requires
      * a valid copy constructor for the base type at compile time.
      */
-    LSQUnit(const LSQUnit &l) { panic("LSQUnit is not copy-able"); }
+    LSQUnit(const LSQUnit &l): stats(nullptr)
+    {
+        panic("LSQUnit is not copy-able");
+    }
 
     /** Initializes the LSQ unit with the specified number of entries. */
     void init(O3CPU *cpu_ptr, IEW *iew_ptr, DerivO3CPUParams *params,
@@ -234,9 +238,6 @@ class LSQUnit
     /** Returns the name of the LSQ unit. */
     std::string name() const;
 
-    /** Registers statistics. */
-    void regStats();
-
     /** Sets the pointer to the dcache port. */
     void setDcachePort(RequestPort *dcache_port);
 
@@ -561,39 +562,35 @@ class LSQUnit
     /** Flag for memory model. */
     bool needsTSO;
 
+  protected:
     // Will also need how many read/write ports the Dcache has.  Or keep track
     // of that in stage that is one level up, and only call executeLoad/Store
     // the appropriate number of times.
-    /** Total number of loads forwaded from LSQ stores. */
-    Stats::Scalar lsqForwLoads;
-
-    /** Total number of loads ignored due to invalid addresses. */
-    Stats::Scalar invAddrLoads;
-
-    /** Total number of squashed loads. */
-    Stats::Scalar lsqSquashedLoads;
+    struct LSQUnitStats : public Stats::Group{
+        LSQUnitStats(Stats::Group *parent);
 
-    /** Total number of responses from the memory system that are
-     * ignored due to the instruction already being squashed. */
-    Stats::Scalar lsqIgnoredResponses;
+        /** Total number of loads forwaded from LSQ stores. */
+        Stats::Scalar forwLoads;
 
-    /** Tota number of memory ordering violations. */
-    Stats::Scalar lsqMemOrderViolation;
+        /** Total number of squashed loads. */
+        Stats::Scalar squashedLoads;
 
-    /** Total number of squashed stores. */
-    Stats::Scalar lsqSquashedStores;
+        /** Total number of responses from the memory system that are
+         * ignored due to the instruction already being squashed. */
+        Stats::Scalar ignoredResponses;
 
-    /** Total number of software prefetches ignored due to invalid addresses. */
-    Stats::Scalar invAddrSwpfs;
+        /** Tota number of memory ordering violations. */
+        Stats::Scalar memOrderViolation;
 
-    /** Ready loads blocked due to partial store-forwarding. */
-    Stats::Scalar lsqBlockedLoads;
+        /** Total number of squashed stores. */
+        Stats::Scalar squashedStores;
 
-    /** Number of loads that were rescheduled. */
-    Stats::Scalar lsqRescheduledLoads;
+        /** Number of loads that were rescheduled. */
+        Stats::Scalar rescheduledLoads;
 
-    /** Number of times the LSQ is blocked due to the cache. */
-    Stats::Scalar lsqCacheBlocked;
+        /** Number of times the LSQ is blocked due to the cache. */
+        Stats::Scalar blockedByCache;
+    } stats;
 
   public:
     /** Executes the load at the given index. */
@@ -658,7 +655,7 @@ LSQUnit<Impl>::read(LSQRequest *req, int load_idx)
         iewStage->rescheduleMemInst(load_inst);
         load_inst->clearIssued();
         load_inst->effAddrValid(false);
-        ++lsqRescheduledLoads;
+        ++stats.rescheduledLoads;
         DPRINTF(LSQUnit, "Strictly ordered load [sn:%lli] PC %s\n",
                 load_inst->seqNum, load_inst->pcState());
 
@@ -873,7 +870,7 @@ LSQUnit<Impl>::read(LSQRequest *req, int load_idx)
                 cpu->schedule(wb, curTick());
 
                 // Don't need to do anything special for split loads.
-                ++lsqForwLoads;
+                ++stats.forwLoads;
 
                 return NoFault;
             } else if (coverage == AddrRangeCoverage::PartialAddrRangeCoverage) {
@@ -900,7 +897,7 @@ LSQUnit<Impl>::read(LSQRequest *req, int load_idx)
                 iewStage->rescheduleMemInst(load_inst);
                 load_inst->clearIssued();
                 load_inst->effAddrValid(false);
-                ++lsqRescheduledLoads;
+                ++stats.rescheduledLoads;
 
                 // Do not generate a writeback event as this instruction is not
                 // complete.
index fcbfc9cd285973817bb9622da2069b13f0d17583..808a6711f35bbe8e3ec99dae2087a7f7acafba10 100644 (file)
@@ -208,7 +208,7 @@ LSQUnit<Impl>::LSQUnit(uint32_t lqEntries, uint32_t sqEntries)
       lastRetiredHtmUid(0),
       cacheBlockMask(0), stalled(false),
       isStoreBlocked(false), storeInFlight(false), hasPendingRequest(false),
-      pendingRequest(nullptr)
+      pendingRequest(nullptr), stats(nullptr)
 {
 }
 
@@ -224,6 +224,8 @@ LSQUnit<Impl>::init(O3CPU *cpu_ptr, IEW *iew_ptr, DerivO3CPUParams *params,
 
     lsq = lsq_ptr;
 
+    cpu->addStatGroup(csprintf("lsq%i", lsqID).c_str(), &stats);
+
     DPRINTF(LSQUnit, "Creating LSQUnit%i object.\n",lsqID);
 
     depCheckShift = params->LSQDepCheckShift;
@@ -265,49 +267,20 @@ LSQUnit<Impl>::name() const
     }
 }
 
-template<class Impl>
-void
-LSQUnit<Impl>::regStats()
+template <class Impl>
+LSQUnit<Impl>::LSQUnitStats::LSQUnitStats(Stats::Group *parent)
+    : Stats::Group(parent),
+      ADD_STAT(forwLoads, "Number of loads that had data forwarded from"
+          " stores"),
+      ADD_STAT(squashedLoads, "Number of loads squashed"),
+      ADD_STAT(ignoredResponses, "Number of memory responses ignored"
+          " because the instruction is squashed"),
+      ADD_STAT(memOrderViolation, "Number of memory ordering violations"),
+      ADD_STAT(squashedStores, "Number of stores squashed"),
+      ADD_STAT(rescheduledLoads, "Number of loads that were rescheduled"),
+      ADD_STAT(blockedByCache, "Number of times an access to memory failed"
+          " due to the cache being blocked")
 {
-    lsqForwLoads
-        .name(name() + ".forwLoads")
-        .desc("Number of loads that had data forwarded from stores");
-
-    invAddrLoads
-        .name(name() + ".invAddrLoads")
-        .desc("Number of loads ignored due to an invalid address");
-
-    lsqSquashedLoads
-        .name(name() + ".squashedLoads")
-        .desc("Number of loads squashed");
-
-    lsqIgnoredResponses
-        .name(name() + ".ignoredResponses")
-        .desc("Number of memory responses ignored because the instruction is squashed");
-
-    lsqMemOrderViolation
-        .name(name() + ".memOrderViolation")
-        .desc("Number of memory ordering violations");
-
-    lsqSquashedStores
-        .name(name() + ".squashedStores")
-        .desc("Number of stores squashed");
-
-    invAddrSwpfs
-        .name(name() + ".invAddrSwpfs")
-        .desc("Number of software prefetches ignored due to an invalid address");
-
-    lsqBlockedLoads
-        .name(name() + ".blockedLoads")
-        .desc("Number of blocked loads due to partial load-store forwarding");
-
-    lsqRescheduledLoads
-        .name(name() + ".rescheduledLoads")
-        .desc("Number of loads that were rescheduled");
-
-    lsqCacheBlocked
-        .name(name() + ".cacheBlocked")
-        .desc("Number of times an access to memory failed due to the cache being blocked");
 }
 
 template<class Impl>
@@ -587,7 +560,7 @@ LSQUnit<Impl>::checkViolations(typename LoadQueue::iterator& loadIt,
                                 inst->seqNum, ld_inst->seqNum, ld_eff_addr1);
                         memDepViolator = ld_inst;
 
-                        ++lsqMemOrderViolation;
+                        ++stats.memOrderViolation;
 
                         return std::make_shared<GenericISA::M5PanicFault>(
                             "Detected fault with inst [sn:%lli] and "
@@ -614,7 +587,7 @@ LSQUnit<Impl>::checkViolations(typename LoadQueue::iterator& loadIt,
                         inst->seqNum, ld_inst->seqNum, ld_eff_addr1);
                 memDepViolator = ld_inst;
 
-                ++lsqMemOrderViolation;
+                ++stats.memOrderViolation;
 
                 return std::make_shared<GenericISA::M5PanicFault>(
                     "Detected fault with "
@@ -1005,7 +978,7 @@ LSQUnit<Impl>::squash(const InstSeqNum &squashed_num)
         --loads;
 
         loadQueue.pop_back();
-        ++lsqSquashedLoads;
+        ++stats.squashedLoads;
     }
 
     // hardware transactional memory
@@ -1077,7 +1050,7 @@ LSQUnit<Impl>::squash(const InstSeqNum &squashed_num)
         --stores;
 
         storeQueue.pop_back();
-        ++lsqSquashedStores;
+        ++stats.squashedStores;
     }
 }
 
@@ -1122,7 +1095,7 @@ LSQUnit<Impl>::writeback(const DynInstPtr &inst, PacketPtr pkt)
     // Squashed instructions do not need to complete their access.
     if (inst->isSquashed()) {
         assert (!inst->isStore() || inst->isStoreConditional());
-        ++lsqIgnoredResponses;
+        ++stats.ignoredResponses;
         return;
     }
 
@@ -1269,7 +1242,7 @@ LSQUnit<Impl>::trySendPacket(bool isLoad, PacketPtr data_pkt)
     } else {
         if (cache_got_blocked) {
             lsq->cacheBlocked(true);
-            ++lsqCacheBlocked;
+            ++stats.blockedByCache;
         }
         if (!isLoad) {
             assert(state->request() == storeWBIt->request());