missing whitespace
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Thu, 2 Apr 2020 14:41:14 +0000 (15:41 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Thu, 2 Apr 2020 14:41:14 +0000 (15:41 +0100)
openpower/isa/condition.mdwn

index 65b7da067f4987fc2eca836bb9b6175e7bce3980..c886a7a28c7ac0a8132c27a10a2ce779c8d64d5c 100644 (file)
@@ -7,6 +7,7 @@ crand BT,BA,BB
     CR[BT+32] <-  CR[BA+32] & CR[BB+32]
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register NAND
@@ -18,6 +19,7 @@ XL-Form
     CR[BT+32] <- ¬(CR[BA+32] & CR[BB+32])
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register OR
@@ -29,6 +31,7 @@ XL-Form
     CR[BT+32] <-  CR[BA+32] | CR[BB+32]
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register XOR
@@ -40,6 +43,7 @@ XL-Form
     CR[BT+32] <- CR[BA+32] ^ CR[BB+32]
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register NOR
@@ -51,6 +55,7 @@ XL-Form
     CR[BT+32] <- ¬(CR[BA+32] | CR[BB+32])
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register Equivalent
@@ -62,6 +67,7 @@ XL-Form
     CR[BT+32] <- CR[BA+32] => CR[BB+32]
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register AND with Complement 
@@ -73,6 +79,7 @@ XL-Form
     CR[BT+32] <- CR[BA+32] &  ¬CR[BB+32]
 
 Special Registers Altered:
+
     CR[BT+32]
 
 # Condition Register OR with Complement
@@ -92,5 +99,6 @@ XL-Form
     CR[4*BF+32:4*BF+35] <- CR[4*BFA+32:4*BFA+35]
 
 Special Registers Altered:
+
     CR field BF