README: update copyright year and make sure LICENSE/README both mention MiSoC
authorFlorent Kermarrec <florent@enjoy-digital.fr>
Mon, 27 Jan 2020 11:12:53 +0000 (12:12 +0100)
committerFlorent Kermarrec <florent@enjoy-digital.fr>
Mon, 27 Jan 2020 11:15:11 +0000 (12:15 +0100)
LICENSE
README.md
litex/soc/software/bios/main.c

diff --git a/LICENSE b/LICENSE
index 8737a9ce5bd133888953473df1fa1caa083739ae..eb528fc75cc97271b3147b87bdc7d26c599bc08f 100644 (file)
--- a/LICENSE
+++ b/LICENSE
@@ -1,6 +1,10 @@
-LiteX is a MiSoC-based SoC builder using Migen as Python DSL.
+LiteX is a FPGA design/SoC builder that can be used to build cores, create
+SoCs and full FPGA designs.
 
-Unless otherwise noted, LiteX is copyright (C) 2012-2019 Enjoy-Digital.
+LiteX is based on Migen/MiSoC and provides specific building/debugging tools
+for a higher level of abstraction and compatibily with the LiteX core ecosystem.
+
+Unless otherwise noted, LiteX is copyright (C) 2012-2020 Enjoy-Digital.
 Unless otherwise noted, MiSoC is copyright (C) 2012-2015 Enjoy-Digital.
 Unless otherwise noted, MiSoC is copyright (C) 2007-2015 M-Labs Ltd.
 All rights reserved.
index d06b2687f08389d740a285bb5172b1a6ba251952..8bb0a4051a948ad3ec3558ad9d4ddb02913b989f 100644 (file)
--- a/README.md
+++ b/README.md
@@ -1,6 +1,6 @@
 ![LiteX](https://raw.githubusercontent.com/enjoy-digital/litex/master/doc/litex.png)
 ```
-              Copyright 2012-2019 / EnjoyDigital
+              Copyright 2012-2020 / EnjoyDigital
 ```
 [![](https://travis-ci.com/enjoy-digital/litex.svg?branch=master)](https://travis-ci.com/enjoy-digital/litex)
 ![License](https://img.shields.io/badge/License-BSD%202--Clause-orange.svg)
@@ -8,8 +8,8 @@
 LiteX is a FPGA design/SoC builder that can be used to build cores, create
 SoCs and full FPGA designs.
 
-LiteX is based on Migen and provides specific building/debugging tools for
-a higher level of abstraction and compatibily with the LiteX core ecosystem.
+LiteX is based on Migen/MiSoC and provides specific building/debugging tools
+for a higher level of abstraction and compatibily with the LiteX core ecosystem.
 
 Think of Migen as a toolbox to create FPGA designs in Python and LiteX as a
 SoC builder to create/develop/debug FPGA SoCs in Python.
index 621d377acaa8ccb81d548622690aeeb4fc89cc23..1133b036ef005b3dda04f09b011847c3d2761362 100644 (file)
@@ -567,7 +567,7 @@ int main(int i, char **c)
        printf("\e[1m      / /__/ / __/ -_)>  <\e[0m\n");
        printf("\e[1m     /____/_/\\__/\\__/_/|_|\e[0m\n");
        printf("\n");
-       printf(" (c) Copyright 2012-2019 Enjoy-Digital\n");
+       printf(" (c) Copyright 2012-2020 Enjoy-Digital\n");
        printf("\n");
        printf(" BIOS built on "__DATE__" "__TIME__"\n");
        crcbios();