make power function unit enum bitmasked

add extra INT regs port for now, add Fast Regfile

added XER and CR regfiles, using new VirtualRegPort

check assertions

make read/write regs properly internal

add VirtualRegPort test, seems to demonstrate it working

remove sync (not needed)

get score6600_multi.py working again

redo focus of virtual reg port to do only full datawidth not share with mini-regs

Add extras from bottom of the file

Rewrite proof to be more in line with what appears in the wiki

sort-of (maybe) implemented a virtual port on top of RegFileArray.
needs checking

try new variant of VirtualRegFile

use nmutil treereduce

continue virtual regfile port

whitespace, add commentary

First attempt at implementing block access rd and wr regfile port onto
an array-based regfile

Check that busy_o doesn't rise on its own

Implement the issue_i/busy_o protocol check.

It will timeout, until the rel/go signals are implemented.

Move process list to CompUnitParallelTest

The process list (implementation detail) is best left for the class.

Correct polarity of shadow signal

document shadown inversion

Add link to compunit wiki page

Correct property numbers, add assertions about busy

update comments on compalu_multi.py

Add assertions about go_wr and wr_rel

Minor cleanup of comments

Minor changes to alu_hier.py to allow it to be used in proof

Begin working on proof for compunit/fu

add some more stub comments

yield blank so test passes

add stubs

add comments

Fix detection of busy_o inside the monitor process

Found the bug literally seconds after pushing...

Proof of concept of a parallel test

It doesn't work as expected.
For some reason, only the driver sees the rise of busy_o.

fix own copy/paste error

whitespace fix in docstring

correct links in regfile docstring

document regfiles

argh!  frickin MACos terminal expanded out to 86x30 not 80x30

add docstring

add INT, SPR and CR regfiles

refactoring (see #216 Comment 43)

whitespace changes

quick addition of zero+immed test to LDSTCompUnit

must not do rd-req checking when both imm and zero mode are enabled

implement DataMerger interface

add zero immed on LDST, untested

comment out invalid test

lots of greater than 80 chars

switch out req rel if immediate enabled

Show oper_r and oper_i in the signal list, in simulation

mention zeroing

add links to pseudocode

spelling

spelling

add comments for SPR pipe_data

add SPR pipe_data.py

over 80 char limit

add test of reg output, for MFCRF and ISEL

Avoid overwriting the first vcd file with the second one

Rename the internal DFF of latchregisters to avoid conflict

add gitignore for branch fu formal

add OP_CMPB formal proof

Assert that ctr is only written when needed

split out Popcount into separate module: visually it interferes with readability of the fu logical main stage graphviz

copy code for MTMSR from microwatt into comments

add links for trap main stage

add untested OP_MTMSR and OP_MFMSR

update to new CSV files in submodule

add MFMSR and MTMSRD enums to Function

comment and add links to branch formal proof

add copy of bpermd proof to logical formal proof (not nice but hey)

track down overwrite of variable b

Fix proof of bpermd module

Fix bpermd and make tests pass

Fix test_pipe_caller to conform to new Data() interface on outputs

add stub regfiles.py

hmm...

add very rapid DummyALU for test purposes in MultiCompUnit

comments on branch pipeline

convert CR pipeline to Data.ok

convert ALU to output Data on int reg

convert logical to output Data on int reg

start using Data in pipelines

cleanup/code-munge on ALU main stage proof

error in alu output stage formal proof setup

output registers need to be Data type (consistently)

spelling mistake in variable

TODO mention OP_MTMSR/OP_MFMSR

add RA to trap pipeline, for OP_MTMSR/OP_MFMSR

move docstring to wiki for compunit

Added branch and shift_rot imports to fu/compunits.py and created
BranchFunctionUnit and ShiftRotPipeSpec classes

Add a few test cases with zero_a set, in combination with imm_ok

Allow zero_a to be set when simulating an operation

add input / output stage missing modules

common function for op zero and op immed

Choose between RA (src1) and zero immediate, conditioned on zero_a

update docs on compunits

remove extraneous test_isel