Added hyperlinks to the rest of the chapters

add appendix hyperlink

add image and link filtering

add image convert in latex

try different image import

add introduction

remove mention of table which is not edited by hand

create separate appendix in tex spec

add sprs, swizzle, pseudocode to latex spec

add more chapters to latex spec

remove unicode character for pandoc

clarify intro

redo opcodes_reg_deduped.mdwn to explicit table contents

add appendix and opcodes, rotate opcodes landscape and font shrink

add more tex chapters

add pdf creation

add pandoc conversion of spec to latex

Added detail about PowerISA and SVP64 binaries

Remove width parameter from img tag

Use svg vector images converted from original jpeg ones

Add initial matrix_svremap svg vector image converted from jpeg

Add initial svg vector image sv_horizontal_vs_vertical converted from jpeg

reduce wordage

extra blurb

minor rewording

Fixed description error

Added documentation of the pypowersim testing

Added svg and pinout ls2

Adding ls2 svg

Added ls2 pinout

Removed label 'DRAFT' from image

Added bug info

Deleted old jpg's

Added cray, simd diagrams. Slight correction to svp64_regs

Added power pipeline diagram

re-add png for svp64-primer (sigh)

update wording in svp64_regs.svg

Made svp64 rep svg, needed to also export to png to work with latex doc

clarify bmask.py

add x86 paging

ghostmansd: update status

Added another bug (submitted, not paid yet)

whoops wrong example value

add comment where preduce.py comes from

move unit test for parallel prefix reduce to separate module
test_preduce.py

add some more preduce examples, remove predicate ORing

match mode to av.mdwn (bm) in bmask.py

whoops