tidyup, use FPModBaseChain and FPModBase

tidyup, use FPModBaseChain and FPModBase

initialise out_do_z at beginning of ifs, set to zero if required

initialise out_do_z at beginning of ifs, set to zero if required

tidyup, use FPModBaseChain and FPModBase

tidyup, use FPModBaseChain and FPModBase

tidyup, use FPModBaseChain and FPModBase

tidyup, use FPModBaseChain and FPModBase

cleanup fpmul

tidyup

tidyup

tidyup

cleanup and add a new common class, FPModBase

more cleanup

more cleanup

more cleanup

remove last import of SimpleHandshake

replace SimpleHandshake with DynamicPipe, cleanup

remove unneeded imports

remove redundant imports

remove redundant imports

convert fcvt to DynamicPipe

remove redundant imports

stop using relative imports - pain in the neck

remove redundant imports

convert to DynamicPipe (default class in PipelineSpec: SimpleHandshake)

remove unneeded code

use DynamicPipe instead of SimpleHandshake

document the DynamicPipe metaclass

remove use of FPState

resolve awful meta-class hacking (with thanks to jsbueno on stackexchange)

add DynamicPipeCreate function - needs to be a class

remove default and swap over DIV/SQRT operations, to make SQRT the default

http://bugs.libre-riscv.org/show_bug.cgi?id=126

add code comment

use specialcase fpdiv "switch" and use DP op

tidyup

add copyright / bugreport notice

add fclass coverage test

use switch/case rather than if/elif/elif

add copyright

tidyup

code comments

tidyup

tidyup

minor tidyup

add explicit operator comparison (in case operation enum is changed)

clarify / get indentation down

replace m.d.comb with comb (reduce indentation)

tidyup

fix the mess introduced by "fix pipeline stage count"

not a pure revert
This reverts commit 30a3d1e975cd3df7ea701fdf0fe3bd0ba0757d3e.

add fprsqrt coverage tests for fp16 and fp32

add comment on n_comb_stages

add FP32/64 coverage test for fpsqrt

id_wid (muxid bitwidth) based on num_rows, not the data width

add fpsqrt 16 coverage test

fix pipeline stage count

remove redundant imports

move fpcvt downsize to separate module

move fpcvt upsize to separate module

substitute comb for m.d.comb

simplify code

split out int2float fcvt to separate module

move float2int fcvt to separate module

simplify

add code comments

add F2Int f64 i64 test

add signed FP2INT

add TODO, check mantissa overflow

add f2int f64->ui64

exponent too big to fit FP2int

add NaN FP2int overflow

add code comments

add code comments

initialise unused PipelineSpec params to None

add identifying name to FPNumBaseRecord

add identifying name to FPNumBaseRecord

add name to FPNumBaseRecord

use opcode rather than magic constants (will need a class, later)

whitespace / autopep8

get fpdiv/fsqrt/frsqrt up and running

whitespace (autopep8)

add identifying name to FPNumBaseRecord

add identifying name to FPNumBaseRecord

whitespace, add identifying name to FPNumBaseRecord

whitespace

add debug prints

add .il.* to gitignore

split out fclass module to separate file

update fclass and FPFormat after review

add f32/f64 fclass

fclass test

add debugging fclass

replace hard-coded "stuff" with FPFormat functions

redo fclss to simpler layout

add testing functions to FPFormat

add fpclass pipeline (1st version)

start to get FP to INT working

add first version test fp to int convert

get test_div64.py back up and running (just... because)

remove near-identical duplicated code, replace with "factory" in FCVT classes