libopid: cross-check assembly

libopid: introduce assembly sketch

libopid: refactor opcodes; update naming

libopid: refactor disassembly API

libopid: expand operands and opcodes

libopid: refactor operands disassembly

libopid: fix build dependencies

libopid: decouple static code

insndb/core: refactor operands traversal

libopid: provide tests

libopid: mention object files in ingored

libopid: fix nonzero operand

insndb/core: introduce pair operand base class

insndb/core: fix DX operand

libsvp64: rename into libopid

libsvp64: simplify operand traversal

libsvp64: support address operands

libsvp64: support non-zero operands

libsvp64: refactor operands generation

libsvp64: support CR operands

libsvp64: support paired operands

libsvp64: support FPR operands

libsvp64: support GPR operands

libsvp64: support operands flags

libsvp64: update operands types

libsvp64: introduce code generator

libsvp64: introduce Makefile sketch

libsvp64: introduce API sketch

libsvp64: ignore generated files

insndb/core: support operands comparison

insndb/core: walk over opcode value and mask

insndb/core: walk over record opcodes

insndb/core: walk over record opcodes

insndb/core: walk over individual operands

pypowersim_wrapper_common.h: Home path no longer hard-coded.
chacha20/Makefile: Create bin dir if doesn't exist.

inorder.py: Moved return statements to new line.

inorder.py: Invert checks to reduce indentation.

inorder.py: Reverse pipeline processing order.

Revert "inorder.py: Use insn_trace more consistently."

This reverts commit 755b918d6dad6fc2d1a2a75beb1fdd39223679c7.

inorder.py: Use insn_trace more consistently.

inorder.py: Enough additions and fixes to get the test case to run all the way.

don't warn for directories

ignore indented comments too

demo moving pseudocode to separate file

add support for pseudocode being a [[!inline]] directive

put reason for checking for old files in error msg

move generated files to .../decoder/isa/generated

add code to check for old generated files and prompt you to remove
them, to avoid accidentally commiting them.
doesn't move all.py so we don't need to change all the imports

split testcase for separate maddrs/msubrs

fix set[n]bc[r]

don't convert CR[BI] to CR.BI

add set[n]bc[r] -- tests broken

add missing test_caller_cr.py

format code

restore use of ? : operator in bfp_ROUND_TO_BFP32/64 pseudocode

this changes it to match the PowerISA spec. better

add support for C conditional operator

its used by setbc's pseudocode and by the bfp_* functions

shortened variable names,
used itertools.product to get indentation down
used temporary variables rather than unnatural-looking indentation
replaced PHP-style string formatting with project-standard "%" format

add SVP64 test for byte reverse insns

add SVP64 tests for cfuged, cntlzdm, cnttzdm, pdepd, and pextd

format code

add pdepd/pextd

add cfuged

add cntlzdm/cnttzdm

format code

Moved maddsubrs/maddrs/msubrs instructions to separate files
As per Jacob's suggestion, simplified maddsubrs by removing masks
and fixing overflow problems.

add much more exhaustive maddrs unit tests

add much more exhaustive maddsubrs unit tests

format code

Fix failing cases, all tests pass now

add byte reverse instructions from PowerISA v3.1B

support official instructions that need .long format

revert to correct value

Unify XLEN =64 special case in the new code

Fix XLEN != 64 cases where maddsubrs fails

add fminmax tests with corresponding pseudocode fixes

update to use new fminmax instruction

leeetle bit excessive on the log of SPRs...

insndb/db: update traversal algorithm

insndb/db: introduce section command

insndb/core: hide section priority type

insndb/core: hide section opcode type

insndb/core: hide section bitsel type

insndb/core: introduce section path type

insndb/db: fix SVP64 instruction check

insndb/db: introduce etype command

power_enum: modify SVPtype stringification

insndb/db: introduce ptype command

rename fmv[ft]g*/fcvt[ft]g* to m[tf]fpr*/c[tf]fpr*

use the CSV "CR out" column to compute which mode to use for Rc=1

this works much better than trying to bodge it by checking if the
instruction name meets some pattern

.gitlab-ci.yml: introduce mdis dependency

insndb/db: introduce selectors command

insndb/db: refactor extras command

insndb/core: introduce basic walker

insndb/core: switch to mdis

remove Rc=1 from fmvfg[s]

sv_analysis: raise error instead of outputting TODO

add sv.fmv/sv.fcvt tests

add fmvfg[s] and fmvtg[s][.] tests

deepcopy is really slow and unnecessary here

speed up StateSPRs.__init__

cache FPSCR computation since it's slow