re-reserve bit in setvl -- needed for extending registers:
[libreriscv.git] / openpower /
drwxr-xr-x   ..
-rw-r--r-- 963 ISA_WG.mdwn
drwxr-xr-x - ISA_WG
-rwxr-xr-x 3115 Makefile
-rw-r--r-- 0 __init__.py
-rw-r--r-- 857 gem5.mdwn
-rw-r--r-- 2854 isa.mdwn
-rw-r--r-- 9147 isans_letter.mdwn
-rw-r--r-- 1623 isatables.mdwn
-rw-r--r-- 61797 opcode_regs_deduped.mdwn
drwxr-xr-x - openpower
-rwxr-xr-x 3475 pandoc_img.py
-rw-r--r-- 904 pearpc.mdwn
-rw-r--r-- 4688 pipeline_operands.mdwn
-rw-r--r-- 22523 simd_vsx.mdwn
-rw-r--r-- 4791 simple_v_spec.tex
-rw-r--r-- 12457 sv.mdwn
drwxr-xr-x - sv
-rw-r--r-- 25185 transcendentals.mdwn
-rw-r--r-- 152 whitepapers.mdwn