Allow the formal engine to perform a same-cycle result in the ALU
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
drwxr-xr-x - formal
-rw-r--r-- 13775 regfile.py
-rw-r--r-- 12314 regfiles.py
-rw-r--r-- 61064 sram_wrapper.py
-rw-r--r-- 216 util.py
-rw-r--r-- 6675 virtual_port.py