split out S-mode tests and M-mode tests
[riscv-tests.git] / isa / rv64sv / ma_vld.S
index 85882b8b2a34a50ec17eec9ca2a9323b93d97cff..2cdc2d43dcafb1eee5b5eb98ac7f61cfc5d6156e 100644 (file)
@@ -13,9 +13,6 @@
 RVTEST_RV64SV
 RVTEST_CODE_BEGIN
 
-  la a3,handler
-  csrw stvec,a3 # set exception handler
-
   vsetcfg 32,0
   li a3,4
   vsetvl a3,a3
@@ -35,7 +32,7 @@ vtcode2:
   add x2,x2,x3
   stop
 
-handler:
+stvec_handler:
   vxcptkill
 
   li TESTNUM,2