[riscv-isa-sim.git] / riscv / insns / addi.h

RT = sext32(RS + SIMM);