[riscv-isa-sim.git] / riscv / insns / addi.h

RD = sext_xprlen(RS1 + insn.i_imm());