[riscv-isa-sim.git] / riscv / insns / addiw.h

RD = sext32(SIMM + RS1);