[riscv-isa-sim.git] / riscv / insns / mulhw.h

RC = sext32((sreg_t(RA) * sreg_t(RB)) >> 32);