add slides
[libreriscv.git] / shakti / m_class / libre_riscv_chennai_2018.tex
index b5aae111ba615cb458c3ab63cb0bdcc129b3c951..a65a0d869d9975010b43d50f10f2bd47495fd4df 100644 (file)
 }
 
 
-\frame{\frametitle{Challenging Stuff [3] - Libre 3D GPU.  Sigh.}
+\frame{\frametitle{Challenging Stuff [3] - Power Management}
+
+ \begin{itemize}
+   \item Been done before (many times), but not as a Libre Design.
+   \item Sanjay Charagulla: GlobalFoundries 22nm mobile process
+            can reach as low as 0.4v
+   \item GPIO Banks need per-bank VREF (1.8v? to 3.3v)\\
+             IO pads need built-in
+            level-shifting to convert to CPU VCORE
+   \item Each core needs independent variable-voltage capability
+            and independent shut-down (PMIC supplies external voltage)
+   \item DDR RAM still needs refreshing (even in sleep mode)
+   \item Extra RV32 (PicoRV32?) always-on core for wake-up / RTC?
+   \item PLLs are Analog.  fun fun fun in the sun sun sun...
+  \end{itemize}
+   {\it Really need help.  PLLs, Analog stuff: specific
+          domain expertise.  Fall-back example:
+          https://www.dolphin-integration.com?
+   }
+}
+
+
+\frame{\frametitle{Challenging Stuff [4] - Libre 3D GPU.  Sigh.}
 
  \begin{itemize}
    \item Actual requirements quite modest: 30MP/s 100MT/s 5GFLOPS
 }
 
 
-\frame{\frametitle{Challenging Stuff [4] - Power Management}
+\frame{\frametitle{Challenging Stuff [5] - Custom Extensions}
 
  \begin{itemize}
-   \item Been done before, but not as a Libre Design.
-   \item Sanjay Charagulla: GlobalFoundries, 22nm mobile process
-            can reach as low as 0.4v
-   \item GPIO Banks need per-bank VREF (1.8v? to 3.3v)\\
-             IO pads need built-in
-            level-shifting to convert to CPU VCORE
-   \item Each core needs independent variable-voltage capability
-            and independent shut-down (PMIC supplies external voltage)
-   \item DDR RAM still needs refreshing (even in sleep mode)
-   \item Extra RV32 (PicoRV32?) always-on core for wake-up / RTC?
-   \item PLLs are Analog.  fun fun fun in the sun sun sun...
+   \item GPUs are usually done with incompatible ISAs and effectively
+            doing OpenGL over IPC / RPC (Remote Procedure Calls)
+   \item Much simpler: GPGPU "one ISA" approach.  Custom-extend the 
+            core ISA to handle 3D, use Gallium3D-LLVM. 
+   \item Now add Video Extensions. and SIMD etc and
+          {\bf we are well beyond the only 2 available 32-bit custom opcodes}
+   \item Due to the Libre nature of this project, the custom opcode
+            space will be "dominated" by 
+            high-profile public hard-forks of gcc, binutils, llvm etc.
+            Which isn't going to go down well.
+   \item ISA "Conflict Resolution" is therefore absolutely critical\\
+            http://libre-riscv.org/isa\_conflict\_resolution/
   \end{itemize}
-   {\it Really need help here.  PLLs, Analog stuff: very specific
-          domain expertise.  Fall-back: license proprietary HDL.
+   {\it Remember Altivec. Learn from Intel.
+   \underline{This is everyone's problem.}
    }
 }
 
 
+\frame{\frametitle{Interesting Missing Stuff [1] - Pinmux}
+
+ \begin{itemize}
+   \item Pinmux: multiplexer of functions onto pins\\
+            {\it DRAM Cell != DDR3/4, Mux Cell != Muxer}
+   \item Strategically extremely important to Commercial SoC success\\
+            STMicro, Rockchip, Freescale, Samsung, {\bf EVERYONE}
+   \item Bizarrely, a libre-licensed multi-way Pinmux doesn't exist.\\
+         {\it not on anyone's radar. at all.}
+         SiFive IOF not enough.
+   \item Verification (scenario analysis) and auto-generation of
+                TRM, header files, device-tree files, pretty much everything
+                makes sense (to any "lazy" Software Engineer...)
+   \item Corporations with their own pinmux unlikely to be interested.
+   \item http://git.libre-riscv.org/?p=pinmux.git \\
+         http://hands.com/~lkcl/pinmux\_chennai\_2018.pdf
+  \end{itemize}
+}
+
+
 \frame{\frametitle{TODO}
 
  \begin{itemize}