lots of debugging of predication, found other errors
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Sun, 30 Sep 2018 08:15:17 +0000 (09:15 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Sun, 30 Sep 2018 08:15:17 +0000 (09:15 +0100)
commit7bc68407d92c4e94203eed79c8190ef5bcef05fe
tree39f558ecdf83d834cdedd5caa65fe4d74fc8fbc1
parentbdcc04f3a94d6584061ac4779e91526db63ad83d
lots of debugging of predication, found other errors

lots of stuff here:
* changed sv reg and pred entry layout to make them a bit more
  human-readable: put the key and idx on byte-boundaries
* bug in SV REG setting (getting int table instead of fp one, twice)
* bug(s) in SV PRED table setting (zeroing the reg tables, using idx not
  key and more)
* stop lookup of predication if the *REGISTER* entry is inactive
  (but not if it is a scalar, because scalar predication is ok)
  this was the final piece of the puzzle that got predication working
* added a useful macro for creating SV REG and PRED CAM table entries

predication now working including zeroing
riscv/insn_template_sv.cc
riscv/processor.cc
riscv/sv.cc
riscv/sv.h