Disasm now translates xor x0,x0,x0 as a machine-generated bubble ("-").
[riscv-isa-sim.git] / hwacha /
drwxr-xr-x   ..
-rw-r--r-- 81 README
-rw-r--r-- 2792 cvt16.cc
-rw-r--r-- 156 cvt16.h
-rw-r--r-- 3634 decode_hwacha.h
-rw-r--r-- 2088 decode_hwacha_ut.h
-rw-r--r-- 320 decode_hwacha_ut_half.h
-rw-r--r-- 0 hwacha.ac
-rw-r--r-- 2590 hwacha.cc
-rw-r--r-- 1282 hwacha.h
-rw-r--r-- 1478 hwacha.mk.in
-rw-r--r-- 6780 hwacha_disasm.cc
-rw-r--r-- 749 hwacha_xcpt.h
-rw-r--r-- 566 insn_template_hwacha.cc
-rw-r--r-- 588 insn_template_hwacha_ut.cc
-rw-r--r-- 617 insn_template_hwacha_ut_half.cc
drwxr-xr-x - insns
drwxr-xr-x - insns_ut
drwxr-xr-x - insns_ut_half
-rw-r--r-- 1919 opcodes_hwacha.h
-rw-r--r-- 6258 opcodes_hwacha_ut.h
-rw-r--r-- 1591 opcodes_hwacha_ut_half.h