Implement RVC draft
[riscv-isa-sim.git] / riscv /
drwxr-xr-x   ..
-rw-r--r-- 4676 cachesim.cc
-rw-r--r-- 2672 cachesim.h
-rw-r--r-- 180 common.h
-rw-r--r-- 7186 decode.h
-rw-r--r-- 1566 disasm.h
-rw-r--r-- 29213 encoding.h
-rw-r--r-- 530 extension.cc
-rw-r--r-- 927 extension.h
-rwxr-xr-x 93 gen_icache
-rw-r--r-- 2960 htif.cc
-rw-r--r-- 667 htif.h
-rw-r--r-- 400 insn_template.cc
-rw-r--r-- 163 insn_template.h
drwxr-xr-x - insns
-rw-r--r-- 6747 interactive.cc
-rw-r--r-- 1090 memtracer.h
-rw-r--r-- 3624 mmu.cc
-rw-r--r-- 5335 mmu.h
-rw-r--r-- 772 mulhi.h
-rw-r--r-- 16364 processor.cc
-rw-r--r-- 3100 processor.h
-rw-r--r-- 549 regnames.cc
-rw-r--r-- 1498 riscv.ac
-rw-r--r-- 1247 riscv.mk.in
-rw-r--r-- 1125 rocc.cc
-rw-r--r-- 724 rocc.h
-rw-r--r-- 2850 sim.cc
-rw-r--r-- 2728 sim.h
-rw-r--r-- 303 trap.cc
-rw-r--r-- 1446 trap.h