new supervisor mode
[riscv-isa-sim.git] / riscv /
drwxr-xr-x   ..
-rw-r--r-- 198 common.h
-rw-r--r-- 7592 decode.h
-rw-r--r-- 20333 disasm.cc
-rw-r--r-- 431 disasm.h
-rwxr-xr-x 2161 dispatch
-rw-r--r-- 11487 dispatch.h
-rw-r--r-- 3762 htif.cc
-rw-r--r-- 813 htif.h
-rw-r--r-- 2833 icsim.cc
-rw-r--r-- 1029 icsim.h
-rw-r--r-- 187 insn_header.h
drwxr-xr-x - insns
-rw-r--r-- 5961 interactive.cc
-rw-r--r-- 2701 mmu.cc
-rw-r--r-- 5888 mmu.h
-rw-r--r-- 10283 opcodes.h
-rw-r--r-- 2338 pcr.h
-rw-r--r-- 6576 processor.cc
-rw-r--r-- 2475 processor.h
-rw-r--r-- 1374 riscv-isa-run.cc
-rw-r--r-- 842 riscv.ac
-rw-r--r-- 875 riscv.mk.in
-rw-r--r-- 2358 sim.cc
-rw-r--r-- 2986 sim.h
-rw-r--r-- 239 trap.cc
-rw-r--r-- 940 trap.h