Implement timer faithfully
[riscv-isa-sim.git] / riscv /
drwxr-xr-x   ..
-rw-r--r-- 4676 cachesim.cc
-rw-r--r-- 2672 cachesim.h
-rw-r--r-- 180 common.h
-rw-r--r-- 5071 decode.h
-rw-r--r-- 1566 disasm.h
-rw-r--r-- 24295 encoding.h
-rw-r--r-- 331 extension.cc
-rw-r--r-- 927 extension.h
-rwxr-xr-x 156 gen_icache
-rw-r--r-- 3128 htif.cc
-rw-r--r-- 667 htif.h
-rw-r--r-- 408 insn_template.cc
-rw-r--r-- 163 insn_template.h
drwxr-xr-x - insns
-rw-r--r-- 6427 interactive.cc
-rw-r--r-- 1090 memtracer.h
-rw-r--r-- 3069 mmu.cc
-rw-r--r-- 4333 mmu.h
-rw-r--r-- 772 mulhi.h
-rw-r--r-- 11534 processor.cc
-rw-r--r-- 3073 processor.h
-rw-r--r-- 560 regnames.cc
-rw-r--r-- 1276 riscv.ac
-rw-r--r-- 1133 riscv.mk.in
-rw-r--r-- 1152 rocc.cc
-rw-r--r-- 724 rocc.h
-rw-r--r-- 2850 sim.cc
-rw-r--r-- 2728 sim.h
-rw-r--r-- 303 trap.cc
-rw-r--r-- 1617 trap.h