correctly depend on dispatch.h
[riscv-isa-sim.git] / riscv /
drwxr-xr-x   ..
-rw-r--r-- 4676 cachesim.cc
-rw-r--r-- 2673 cachesim.h
-rw-r--r-- 180 common.h
-rw-r--r-- 7924 decode.h
-rw-r--r-- 20481 disasm.cc
-rw-r--r-- 468 disasm.h
-rwxr-xr-x 2506 dispatch
-rw-r--r-- 24179 dispatch.h
-rw-r--r-- 2805 htif.cc
-rw-r--r-- 667 htif.h
-rw-r--r-- 224 insn_header.h
drwxr-xr-x - insns
-rw-r--r-- 5877 interactive.cc
-rw-r--r-- 1051 memtracer.h
-rw-r--r-- 3080 mmu.cc
-rw-r--r-- 6620 mmu.h
-rw-r--r-- 10427 opcodes.h
-rw-r--r-- 2452 pcr.h
-rw-r--r-- 6627 processor.cc
-rw-r--r-- 2468 processor.h
-rw-r--r-- 2164 riscv-isa-run.cc
-rw-r--r-- 1209 riscv.ac
-rw-r--r-- 896 riscv.mk.in
-rw-r--r-- 2316 sim.cc
-rw-r--r-- 2708 sim.h
-rw-r--r-- 276 trap.cc
-rw-r--r-- 977 trap.h