replace FPBaseData with FPPipeContext class name
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Tue, 2 Jul 2019 09:54:48 +0000 (10:54 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Tue, 2 Jul 2019 09:54:48 +0000 (10:54 +0100)
src/ieee754/fpadd/add0.py
src/ieee754/fpadd/align.py
src/ieee754/fpcommon/denorm.py
src/ieee754/fpcommon/getop.py
src/ieee754/fpcommon/pack.py
src/ieee754/fpcommon/postcalc.py
src/ieee754/fpcommon/postnormalise.py
src/ieee754/fpcommon/roundz.py
src/ieee754/fpdiv/div0.py
src/ieee754/fpmul/mul0.py

index d5336b3ce49e55a06d6ff9d5cc2c734a17488db0..5386f7d066f0ebf232ccf8d37afcff4ba2c84197 100644 (file)
@@ -8,7 +8,7 @@ from nmigen.cli import main, verilog
 from ieee754.fpcommon.fpbase import FPNumBase, FPNumBaseRecord
 from ieee754.fpcommon.fpbase import FPState
 from ieee754.fpcommon.denorm import FPSCData
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 
 class FPAddStage0Data:
@@ -18,7 +18,7 @@ class FPAddStage0Data:
         self.out_do_z = Signal(reset_less=True)
         self.oz = Signal(width, reset_less=True)
         self.tot = Signal(self.z.m_width + 4, reset_less=True)
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
 
     def eq(self, i):
index b357e309a00b64cba8ef07056929fff36b76b352..70ce50b681007c82424c6ae07356115428e71f57 100644 (file)
@@ -10,7 +10,7 @@ from ieee754.fpcommon.fpbase import FPNumBaseRecord
 from ieee754.fpcommon.fpbase import MultiShiftRMerge
 from ieee754.fpcommon.fpbase import FPState
 from ieee754.fpcommon.denorm import FPSCData
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 
 class FPNumIn2Ops:
@@ -21,7 +21,7 @@ class FPNumIn2Ops:
         self.z = FPNumBaseRecord(width, False)
         self.out_do_z = Signal(reset_less=True)
         self.oz = Signal(width, reset_less=True)
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
 
     def eq(self, i):
index 5c20e5359ef1ce41f1b806be27a15eeba068458c..6c2ed584b9cf5bd277318a9c9156d16d6cd66aa0 100644 (file)
@@ -8,7 +8,7 @@ from math import log
 
 from ieee754.fpcommon.fpbase import FPNumIn, FPNumOut, FPNumBaseRecord
 from ieee754.fpcommon.fpbase import FPState, FPNumBase
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 
 class FPSCData:
@@ -24,7 +24,7 @@ class FPSCData:
         self.z = FPNumBaseRecord(width, False)     # denormed result 
         self.oz = Signal(width, reset_less=True)   # "finished" (bypass) result
         self.out_do_z = Signal(reset_less=True)    # "bypass" enabled
-        self.ctx = FPBaseData(width, pspec) 
+        self.ctx = FPPipeContext(width, pspec) 
         self.muxid = self.ctx.muxid
 
     def __iter__(self):
index 5ca46bfdc281464d0d1a8e220b8c68694d6b166e..0100880cd7967297974f589495256d09ca9dbb4d 100644 (file)
@@ -82,7 +82,7 @@ class FPNumBase2Ops:
         return [self.a, self.b, self.muxid]
 
 
-class FPBaseData:
+class FPPipeContext:
 
     def __init__(self, width, pspec):
         self.width = width
@@ -111,7 +111,7 @@ class FPADDBaseData:
 
     def __init__(self, width, pspec, n_ops=2):
         self.width = width
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         ops = []
         for i in range(n_ops):
             name = chr(ord("a")+i)
index 37ab1ecad89f19618ec76e70c92d44ff7c94b8cf..7fe1a7c7490ad196418ee294a791e5020d636d11 100644 (file)
@@ -9,7 +9,7 @@ from ieee754.fpcommon.fpbase import FPNumOut, FPNumBaseRecord, FPNumBase
 from ieee754.fpcommon.fpbase import FPState
 from .roundz import FPRoundData
 from nmutil.singlepipe import Object
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 
 class FPPackData(Object):
@@ -17,7 +17,7 @@ class FPPackData(Object):
     def __init__(self, width, pspec):
         Object.__init__(self)
         self.z = Signal(width, reset_less=True)    # result
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
 
 class FPPackMod(Elaboratable):
index 24475d38a9432bdb188369098343711855482d84..a06c99a817eb895bcf5f7b4b52a3089e2996f160 100644 (file)
@@ -4,7 +4,7 @@
 
 from nmigen import Signal
 from ieee754.fpcommon.fpbase import Overflow, FPNumBaseRecord
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 class FPAddStage1Data:
 
@@ -13,7 +13,7 @@ class FPAddStage1Data:
         self.out_do_z = Signal(reset_less=True)
         self.oz = Signal(width, reset_less=True)
         self.of = Overflow()
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
 
     def __iter__(self):
index ce7aad169f0bc82ba5416c7a883fa897947e9068..95e49174237882c081a526f0592ba504d33c7f39 100644 (file)
@@ -10,7 +10,7 @@ from math import log
 from ieee754.fpcommon.fpbase import Overflow, FPNumBase, FPNumBaseRecord
 from ieee754.fpcommon.fpbase import MultiShiftRMerge
 from ieee754.fpcommon.fpbase import FPState
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 from .postcalc import FPAddStage1Data
 
 
@@ -21,7 +21,7 @@ class FPNorm1Data:
         self.z = FPNumBaseRecord(width, False)
         self.out_do_z = Signal(reset_less=True)
         self.oz = Signal(width, reset_less=True)
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
 
     def eq(self, i):
index ceec0c463a51d5e622f92a2f4643974b695f2e8a..3aa8bf4af6fc2d26c607d3aefdb5b5ddc796423e 100644 (file)
@@ -7,7 +7,7 @@ from nmigen.cli import main, verilog
 
 from ieee754.fpcommon.fpbase import FPNumBase, FPNumBaseRecord
 from ieee754.fpcommon.fpbase import FPState
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 from .postnormalise import FPNorm1Data
 
 
@@ -15,7 +15,7 @@ class FPRoundData:
 
     def __init__(self, width, pspec):
         self.z = FPNumBaseRecord(width, False)
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
         # pipeline bypass [data comes from specialcases]
         self.out_do_z = Signal(reset_less=True)
index 2ad8bcdae5435c285834ac91a7e2690681c84b37..f3f6667eabaa74b6dec6d2f4b9112773d9ecb382 100644 (file)
@@ -9,7 +9,7 @@ from nmigen.cli import main, verilog
 from ieee754.fpcommon.fpbase import (FPNumBaseRecord, Overflow)
 from ieee754.fpcommon.fpbase import FPState
 from ieee754.fpcommon.denorm import FPSCData
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 
 class FPDivStage0Data:
@@ -20,7 +20,7 @@ class FPDivStage0Data:
         self.oz = Signal(width, reset_less=True)
         self.of = Overflow()
 
-        self.ctx = FPBaseData(width, pspec) # context: muxid, operator etc.
+        self.ctx = FPPipeContext(width, pspec) # context: muxid, operator etc.
         self.muxid = self.ctx.muxid             # annoying. complicated.
 
         # TODO: here is where Q and R would be put, and passed
index 99893efd276b94535451aba50f31528364b6704c..db89b33614ab26a1d7199220913500b567d136a7 100644 (file)
@@ -8,7 +8,7 @@ from nmigen.cli import main, verilog
 from ieee754.fpcommon.fpbase import FPNumBaseRecord
 from ieee754.fpcommon.fpbase import FPState
 from ieee754.fpcommon.denorm import FPSCData
-from ieee754.fpcommon.getop import FPBaseData
+from ieee754.fpcommon.getop import FPPipeContext
 
 
 class FPMulStage0Data:
@@ -19,7 +19,7 @@ class FPMulStage0Data:
         self.oz = Signal(width, reset_less=True)
         mw = (self.z.m_width)*2 - 1 + 3 # sticky/round/guard bits + (2*mant) - 1
         self.product = Signal(mw, reset_less=True)
-        self.ctx = FPBaseData(width, pspec)
+        self.ctx = FPPipeContext(width, pspec)
         self.muxid = self.ctx.muxid
 
     def eq(self, i):