Commit log now prints while interrupts are enabled.
[riscv-isa-sim.git] / hwacha /
drwxr-xr-x   ..
-rw-r--r-- 81 README
-rw-r--r-- 2792 cvt16.cc
-rw-r--r-- 156 cvt16.h
-rw-r--r-- 3634 decode_hwacha.h
-rw-r--r-- 2304 decode_hwacha_ut.h
-rw-r--r-- 5301 encodings_hwacha.h
-rw-r--r-- 0 hwacha.ac
-rw-r--r-- 2590 hwacha.cc
-rw-r--r-- 1223 hwacha.h
-rw-r--r-- 1012 hwacha.mk.in
-rw-r--r-- 6939 hwacha_disasm.cc
-rw-r--r-- 749 hwacha_xcpt.h
-rw-r--r-- 596 insn_template_hwacha.cc
-rw-r--r-- 588 insn_template_hwacha_ut.cc
drwxr-xr-x - insns
drwxr-xr-x - insns_ut
-rw-r--r-- 2362 opcodes_hwacha.h
-rw-r--r-- 7949 opcodes_hwacha_ut.h