Implement RVC draft
[riscv-isa-sim.git] / config.h.in
index cac46554b85fb0afb69a80c11728278ed5665183..5293fa8dafc9121be87a0d46ab089f0402964547 100644 (file)
@@ -1,11 +1,17 @@
 /* config.h.in.  Generated from configure.ac by autoheader.  */
 
+/* Define if subproject MCPPBS_SPROJ_NORM is enabled */
+#undef DUMMY_ROCC_ENABLED
+
 /* Define to 1 if you have the `fesvr' library (-lfesvr). */
 #undef HAVE_LIBFESVR
 
 /* Define to 1 if you have the `pthread' library (-lpthread). */
 #undef HAVE_LIBPTHREAD
 
+/* Define if subproject MCPPBS_SPROJ_NORM is enabled */
+#undef HWACHA_ENABLED
+
 /* Define to the address where bug reports for this package should be sent. */
 #undef PACKAGE_BUGREPORT
 
 /* Define if floating-point instructions are supported */
 #undef RISCV_ENABLE_FPU
 
+/* Enable PC histogram generation */
+#undef RISCV_ENABLE_HISTOGRAM
+
+/* Define if RISC-V Compressed is supported */
+#undef RISCV_ENABLE_RVC
+
 /* Define if subproject MCPPBS_SPROJ_NORM is enabled */
 #undef SOFTFLOAT_ENABLED
 
 /* Define if subproject MCPPBS_SPROJ_NORM is enabled */
-#undef SOFTFLOAT_RISCV_ENABLED
+#undef SPIKE_MAIN_ENABLED
 
 /* Define to 1 if you have the ANSI C header files. */
 #undef STDC_HEADERS