Use auto-generated trap cause numbers

Merge branch 'confprec'

Conflicts:
hwacha/hwacha.mk.in

Initialize tohost and fromhost to zero

Surprising we got away without doing this for so long

Improve performance for branchy code

We now use a heavily unrolled loop as the software I$, which allows the
host machine's branch target prediction to associate target PCs with
unique-ish host PCs.

Speed things up quite a bit

New RDCYCLE encoding

Remove debug printf in vsetprec

Add vsetprec instruction prototype

Update to new privileged ISA

Merge branch 'master' of github.com:ucb-bar/riscv-isa-sim into HEAD

fix slli/slliw encoding bug

add accelerator disabled cause

correctly trap when SR_EA is disabled

Fix declaration of half-precision instructions

Re-add Hwacha header file

Implement "half-baked" half-precision instruction subset for Hwacha

Merge branch 'master' of github.com:ucb-bar/riscv-isa-sim into confprec

include stdexcept

Pass target machine's return code back to OS

Add missing fcvt opcodes through riscv-opcodes

clarify vxcptsave/vxctkill semantics

implement vxcptsave/vxcptrestore

clean up SR_EA, the enable accelerator bit in status reg

more hwacha supervisor stuff

refactor disassembler, and add hwacha disassembler

can't execute frsr/fssr on ut

or into control thread's fp exceptions

Add empty opcode header files for half-precision

* Update riscv/opcodes.h through the riscv-opcodes repository.

catch trap_illegal_instruction in hwacha

add hwacha exception support

fix custom-1 rocc encoding

fix maxvl calc logic

use reset virtual method

use uint32_t for vl

fix missing null check when there's no extension

revamp hwacha; now runs in physical mode

Propogate the reset call to the extensions as well. Add reset function to extensions (demonstration in dummy acc)

Fix bug where xs2 was not being properly respected.

commit configure script; new configure option --enable-commitlog

Added commit logging (--enable-commitlog). Also fixed disasm bug.

Use WRITE_RD/WRITE_FRD macros to write registers

Bye, CB

fixes compile bug for not being able to find std::logic_error

Fix Scott's deadlock

Not Scott's fault, I mean

Adjust rocc_inst_t to properly extract fields due to the new ISA encoding.

Update ISA encoding and AUIPC semantics

Add helper disassembly program

ISA changes

Add AMOXOR

Implement zany immediates

Don't tick HTIF as often

Add rd field to JAL; drop J

Renumber PCRs

Add test program for dummy rocc

Should move this elsewhere

Implement RoCC and add a dummy RoCC

Enable it with --extension=dummy

Instructions are no longer member functions

Ignore JALR's effective address LSB

Disentangle some header files

Rename MTFSR/MFFSR to FSSR/FRSR

Swap J and JALR encoding

Fix eret (again)

* Set SR_S if SR_PS is set, not the other way around
  (that is, set SR_S if SR_PS is not set).

Fix dumb ERET bug

Don't flush TLB on PTBR writes (only FATC)

New supervisor mode

Remove more vector stuff

Rename MFTX/MXTF to FMV

Rip out Hwacha for now

Rip out RVC for now

Generate instruction decoder dynamically

This will make it easier for accelerators to add instructions.

Remove JALR static hints

Kill spike when xspike is SIGINTed

Don't use stdout for debugging

Add xspike program

Use calloc to allocate target memory

It just calls mmap under the hood, anyway...

Eliminate infinite loop in debug mode

Exit cleanly from debug console

Favor procs.size() over num_cores()

Fix SR_U64 bit being ignored

make spike.o correctly depend on dispatch.h

use coreutils `seq' instead of hacky `range'

change riscv-isa-run to spike in documentation

fix make issue

change riscv-isa-run to spike

make Makefile sh-friendly

use inttypes macros to print uint64_t

fix(?) circular dependence on generated headers

add range(start, end) method to Makefile

fixes to correctly simulate the vector unit

make interactive mode cope with canonical terminal

destroy htif on simulator termination

correctly depend on dispatch.h

remove circular dependence in Makefile

Thanks, Sebastien!

update abi register names

add AUIPC insn; remove RDNPC insn

add load-reserved/store-conditional instructions

ignore writes to SR IP field

opcodes.h must only contain DECLARE_INSN() lines

add BSD license

update ancient README

truncate effective addresses in rv32

also, employ a more efficient instruction dispatch based upon rv32 mode.