Generate instruction decoder dynamically
[riscv-isa-sim.git] / riscv /
drwxr-xr-x   ..
-rw-r--r-- 4676 cachesim.cc
-rw-r--r-- 2673 cachesim.h
-rw-r--r-- 180 common.h
-rw-r--r-- 7982 decode.h
-rw-r--r-- 20350 disasm.cc
-rw-r--r-- 468 disasm.h
-rw-r--r-- 2714 htif.cc
-rw-r--r-- 667 htif.h
-rw-r--r-- 562 insn_template.cc
drwxr-xr-x - insns
-rw-r--r-- 6003 interactive.cc
-rw-r--r-- 1051 memtracer.h
-rw-r--r-- 3016 mmu.cc
-rw-r--r-- 6538 mmu.h
-rw-r--r-- 10316 opcodes.h
-rw-r--r-- 2452 pcr.h
-rw-r--r-- 8218 processor.cc
-rw-r--r-- 2966 processor.h
-rw-r--r-- 1209 riscv.ac
-rw-r--r-- 940 riscv.mk.in
-rw-r--r-- 2535 sim.cc
-rw-r--r-- 2570 sim.h
-rw-r--r-- 2161 spike.cc
-rw-r--r-- 611 termios-xspike.cc
-rw-r--r-- 276 trap.cc
-rw-r--r-- 977 trap.h
-rw-r--r-- 2064 xspike.cc