[riscv-isa-sim.git] / riscv / insns / sltiu.h

WRITE_RD(RS1 < insn.i_imm());