add pygdbmi to dependencies

wait for communication with closing program and close the stdin/out pipes

Directly compare simulator with qemu

I'm getting an error where it says some files are still open, but I
can't figure out what they are

Assemble whole program instead of instruction by instruction

Add rudimentary python qemu interface

Add instructions for how to launch qemu

Add qemu test directory

change name of test function in addr_split

whitespace

whitespace cleanup

add cross-references to bugreports and wiki

add routing of store data through splitters

move ashift out to common area

Implement load and store of bytes, halfwords, and words

Properly sign extend immediates

Fix broken test

Add support for extended/indexed ld/st

hmm start adding st in (half done)

Add memory loads and stores to simulator

Begin adding backend simulator

Move gnu assembler interface to separate file

split sim classes out into separate module

add twin partial address mapper class
designed to be used with LDSTSplitter which creates two addresses for
misaligned LD/STs across cache-lines

sort out unit test for address split

get AddrSplitter working for data len=8

working on simulation to test Address Splitter

link up output from ld1/ld2 and merge into request

start putting LDSTSplitter together

set bigendian=1 in formal proofs of decoder (TODO: bigendian=0)

whoops cut/paste error

start on address splitter, idea is to use Queues

mention instruction fetch mapping section

shorten variables, add comments

add option to switch endianness on gnu as

add big/little byte-reversing

Fix proof_decoder2

Delete log messages in power_fields and power_fieldsn

Minor cleanup

Add test for branch to lr/ctr

Add tests for branch instructions

Add test for rotate/shift instructions

Remove unneeded condition register decoder

Add test for cmp with register

Add tests for load/store with immediate offset

Add ld and st instructions to the reg/reg test

Add checks for the decoding of RC (the . in some instructions)

Add tests for register+immediate ops

Fix issue with decoder where a signed shifted immediate wasn't shifted
by the right amount

Factor out instruction generation and testing from simulation

Cleanup test_decoder_gas.py

Add assertions for input registers

fix silly errors in power_fieldsn.py

invert bits of field in decoder (not instruction bits)

Begin adding a test using GNU AS

Add proof that all other opcodes decode to INVALID

Fix bug where enum values weren't getting set to int

use function which reverses bit-order

comment reverse-order of bit-fields

done, bugs.libre-riscv.org/show_bug.cgi?id=261

Create SPR enum from sprs.csv

Add more to decoder proof

Begin adding proof for decoder stage 1

add comment about SPRs CSV

add comments

import absolute paths

clarify is_match manually

add exploratory unit test for partial address matching

comment out addr_we_i, seems not to be used

connect up expander output, set up is_match to check bitmap and wrapped bitmap
(crossing cache line boundary)

connect LenExpanders into PartialAddrBitmap

crossreference to bugreport

add description of how PartialAddrBitmap works

 add beginnings of link to lenexpanders

add a LenExpand class which takes a (length, addr) pair,
turns it into a bitmap of bytes that would be affected by that LD/ST

add beginnings of PartialAddrBitmap elaborate

allow over-ride of address match function in PartialAddrMatch

fix more imports

fix more imports

enable rvfi, fix imports

destarify debug

dewildcardify units

dewildcardify unitsg

sort out imports to get minerva generate working

dewildcard core.py

dewildcard cache.py

dewildcard stage.py

dewildcard wishbone.py

replace isa import

de-starify csr.py

import minerva from soc.minerva

add minerva source from https://github.com/lambdaconcept/minerva

Add assertions that instruction fields are correct

Add test for remaining bits

Add tests for DecodeOut and DecodeRC

store ra in intermediate, to avoid creation of decoding twice

add "done" signal to CompALU and LDSTCompALU to be able to select between the
two types consistently

initial test LD comp unit in scoreboard

hmmm set store latch based on go_rd_i

add ADD/ADDI test to LDSTCompUnit

amazingly got LD working on LDSTCompUnit

comments explaining what alu_hier.py does