Add Tercel PHY reset synchronization
drwxr-xr-x - .github
-rw-r--r-- 156 .gitignore
-rw-r--r-- 469 LICENSE
-rw-r--r-- 162 LICENSE.aquila
-rw-r--r-- 54 LICENSE.pinyon
-rw-r--r-- 54 LICENSE.tercel
-rw-r--r-- 11423 Makefile
-rw-r--r-- 15972 README.aquila.md
-rw-r--r-- 3524 README.md
-rw-r--r-- 114 README.pinyon
-rw-r--r-- 6195 README.tercel.md
drwxr-xr-x - aquila
-rw-r--r-- 2329 cache_ram.vhdl
-rw-r--r-- 26358 common.vhdl
drwxr-xr-x - constraints
-rw-r--r-- 11309 control.vhdl
-rw-r--r-- 15705 core.vhdl
-rw-r--r-- 11827 core_debug.vhdl
-rw-r--r-- 4633 core_dram_tb.vhdl
-rw-r--r-- 2557 core_flash_tb.vhdl
-rw-r--r-- 796 core_tb.vhdl
-rw-r--r-- 1644 countzero.vhdl
-rw-r--r-- 3726 countzero_tb.vhdl
-rw-r--r-- 2975 cr_file.vhdl
-rw-r--r-- 1505 crhelpers.vhdl
-rw-r--r-- 60855 dcache.vhdl
-rw-r--r-- 3448 dcache_tb.vhdl
-rw-r--r-- 84760 decode1.vhdl
-rw-r--r-- 21468 decode2.vhdl
-rw-r--r-- 3575 decode_types.vhdl
-rw-r--r-- 4715 divider.vhdl
-rw-r--r-- 22026 divider_tb.vhdl
-rw-r--r-- 757 dmi_dtm_dummy.vhdl
-rw-r--r-- 6007 dmi_dtm_tb.vhdl
-rw-r--r-- 8892 dmi_dtm_xilinx.vhdl
-rw-r--r-- 10365 dram_tb.vhdl
-rw-r--r-- 46130 execute1.vhdl
-rw-r--r-- 7354 fetch1.vhdl
drwxr-xr-x - fpga
-rw-r--r-- 111284 fpu.vhdl
-rw-r--r-- 1218 glibc_random.vhdl
-rw-r--r-- 532 glibc_random_helpers.vhdl
drwxr-xr-x - hello_world
-rw-r--r-- 8785 helpers.vhdl
-rw-r--r-- 29083 icache.vhdl
-rw-r--r-- 3881 icache_tb.vhdl
-rw-r--r-- 1024 icache_test.bin
drwxr-xr-x - include
-rw-r--r-- 8887 insn_helpers.vhdl
drwxr-xr-x - lib
drwxr-xr-x - litedram
drwxr-xr-x - liteeth
-rw-r--r-- 37988 loadstore1.vhdl
-rw-r--r-- 8122 logical.vhdl
drwxr-xr-x - media
drwxr-xr-x - micropython
-rw-r--r-- 11432 microwatt.core
-rw-r--r-- 17447 mmu.vhdl
-rw-r--r-- 2699 multiply.vhdl
-rw-r--r-- 8087 multiply_tb.vhdl
-rw-r--r-- 437 nonrandom.vhdl
drwxr-xr-x - openocd
drwxr-xr-x - pinyon
-rw-r--r-- 1806 plru.vhdl
-rw-r--r-- 2021 plru_tb.vhdl
-rw-r--r-- 30593 ppc_fx_insns.vhdl
-rw-r--r-- 643 random.vhdl
-rw-r--r-- 6019 register_file.vhdl
-rw-r--r-- 5504 rotator.vhdl
-rw-r--r-- 9267 rotator_tb.vhdl
drwxr-xr-x - rust_lib_demo
drwxr-xr-x - scripts
drwxr-xr-x - sim-unisim
-rw-r--r-- 14978 sim_16550_uart.vhdl
-rw-r--r-- 1907 sim_bram.vhdl
-rw-r--r-- 1476 sim_bram_helpers.vhdl
-rw-r--r-- 3824 sim_bram_helpers_c.c
-rw-r--r-- 1112 sim_console.vhdl
-rw-r--r-- 1636 sim_console_c.c
-rw-r--r-- 2642 sim_jtag.vhdl
-rw-r--r-- 1019 sim_jtag_socket.vhdl
-rw-r--r-- 3573 sim_jtag_socket_c.c
-rw-r--r-- 868 sim_no_flash.vhdl
-rw-r--r-- 4217 sim_pp_uart.vhdl
-rw-r--r-- 1245 sim_vhpi_c.c
-rw-r--r-- 273 sim_vhpi_c.h
-rw-r--r-- 32443 soc.vhdl
-rw-r--r-- 23865 spi_flash_ctrl.vhdl
-rw-r--r-- 12552 spi_rxtx.vhdl
-rw-r--r-- 4479 sync_fifo.vhdl
-rw-r--r-- 8993 syscon.vhdl
drwxr-xr-x - tercel
drwxr-xr-x - tests
drwxr-xr-x - uart16550
-rw-r--r-- 1271 utils.vhdl
drwxr-xr-x - verilator
-rw-r--r-- 1899 wishbone_arbiter.vhdl
-rw-r--r-- 16 wishbone_bram_tb.bin
-rw-r--r-- 5080 wishbone_bram_tb.vhdl
-rw-r--r-- 2087 wishbone_bram_wrapper.vhdl
-rw-r--r-- 5538 wishbone_debug_master.vhdl
-rw-r--r-- 2027 wishbone_types.vhdl
-rw-r--r-- 8436 writeback.vhdl
-rw-r--r-- 13378 xics.vhdl
-rw-r--r-- 27991 xilinx-mult.vhdl